Coding Station

近期研究項目

電源完整性

近年來,電源完整性 (PI) 已成為電子系統中的主要問題之一,尤其是對於高速電路或混合信號系統。隨著電子系統對更快的數字速度、更高的集成度和更高的數據通信吞吐量的要求,電源完整性的挑戰預計會增加。 PI 有幾個耦合方面:在芯片上、在芯片封裝中、在電路板上和在系統中。電磁兼容性中心已在該領域工作多年。

1_1_Chip_PKG_PCB_caps.jpg

芯片級配電網絡 (PDN) 建模 

系統中配電網絡 (PDN) 的準確阻抗估計是評估高速高性能半導體系統設計中系統性能的有效標準。由於芯片級 PDN 的幾何結構非常複雜,全波仿真方法可能需要大量的時間和資源來計算芯片級 PDN 阻抗。為了準確快速地估計片上 PDN 阻抗,我們正在開發基於部分元件等效電路 (PEEC) 方法和分層格林函數的芯片級 PDN 等效電路模型。

1_2_mesh_typed_PDN.jpg
1_3_PDN.jpg

2.5D 和 3D IC 系統的電源完整性 

在 2.5D 和 3D IC 系統中,配電網絡通常由多層電源/接地 (P/G) 網格和作為 P/G 層之間互連的 P/G TSV 組成。 片上 PDN 的阻抗取決於矽中介層中的 P/G 網格、P/G TSV 和 P/G 網格。由於 2.5D/3D IC 中將嵌入數百或數千個 P/G TSV,來自 TSV 的等效電容將對總阻抗起到重要作用。本研究的電源完整性分析的目標是對系統中的 PDN 阻抗進行建模,該系統具有 2.5D/3D IC,從片上 P/G 網格和 TSV 到 PCB 上的 P/G 平面。將研究 TSV 的偏置依賴性和溫度依賴性對系統 PDN 阻抗的影響,以說明在 2.5D/3D IC 系統中不能忽略偏置電壓和溫度的變化導致電源完整性問題.密蘇里 S&T EMC 實驗室將繼續研究關於片上 PDN 的設計指南,以降低此類問題的風險。 

1_4_Voltage_temperature_dependency_ TSV_

TSV 電容的電壓和溫度依賴性

預佈局工具 

在多層PCB PDN區域內置了基於腔模型和PPP的預佈局工具。在算法中,整個幾何體可以分為四個部分,並使用不同的方法來計算不同的部分。由於輸入幾何細節有限,該工具可以自動決定去耦電容器的放置位置、應該添加哪些去耦電容器以及如何完美地完成 PCB PDN。然後預佈局工具將為用戶提供幾何細節、設計的 PDN 阻抗的計算結果和反饋。該過程非常省時且方便。

1_5_PDN.jpg

PCB 開蓋放置優化 

隨著電路板密度的增加和數字速度的提高,與 PCB 配電網絡 (PDN) 相關的寄生效應使得確保為電路板 IC 提供足夠的電力成為越來越困難的任務。去耦電容器 (decaps) 通常用於通過創建低阻抗電流返迴路徑來降低從 IC 看到的阻抗。然而,現實的設計可能有數百個開蓋放置位置和成比例指數數量的開蓋放置模式。這使得找到既能滿足設計人員的電壓紋波限制又以最低成本的佈局模式變得非常困難。實驗室正在進行研究以開發優化方法,如遺傳算法和機器學習模型,以自動化并快速找到最具成本效益的開蓋放置模式。

1_5_decap_layout.jpg
1_6_impedance_curve.jpg